日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月21日

出 願 番 号

Application Number:

特願2003-012182

[ST.10/C]:

[JP2003-012182]

出 願 人
Applicant(s):

三菱電機株式会社

2003年 2月21日

特許庁長官 Commissioner, Japan Patent Office



特2003-012182

【書類名】 特許願

【整理番号】 542448JP01

【提出日】 平成15年 1月21日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/66

H01L 21/60

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 松永 光則

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 松石 継巳

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100089118

【弁理士】

【氏名又は名称】 酒井 宏明

【手数料の表示】

【予納台帳番号】 036711

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9803092

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 バーンインテスト用アダプタおよびバーンインテスト装置 【特許請求の範囲】

【請求項1】 バーンインテスト用の入力波形を入力する端子を備えた複数の半導体チップが配置されたアセンブリ用基板に対し着脱可能なバーンインテスト用アダプタであって、

前記アセンブリ用基板に装着された時、前記アセンブリ用基板の各半導体チップの前記端子と接触するように配置される配線と、

前記配線に接続され、前記配線へ前記入力波形を入力するためのバーンインテスト用端子と、

を備えることを特徴とするバーンインテスト用アダプタ。

【請求項2】 前記アセンブリ用基板が装着された状態で前記個々の半導体チップの位置に対応して前記配線上に、前記バーンインテスト用の入力波形の数を増加させるバーンインテスト用入力波形発生回路を、さらに備えることを特徴とする請求項1に記載のバーンインテスト用アダプタ。

【請求項3】 前記バーンインテスト用アダプタは矩形状を有し、前記バーンインテスト用端子は、前記矩形状のバーンインテスト用アダプタの一辺に配置されることを特徴とする請求項1または2に記載のバーンインテスト用アダプタ

【請求項4】 請求項3に記載のバーンインテスト用アダプタと、

前記バーンインテスト用端子が配置された位置で前記バーンインテスト用アダ プタを保持するソケットと、

前記ソケットを保持し、このソケットにバーンインテスト用の入力波形を入力 するための配線を有するバーンインボードと、

を備えることを特徴とするバーンインテスト装置。

【請求項5】 前記ソケットが複数備えられることを特徴とする請求項4に 記載のバーンインテスト装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は半導体集積回路装置の初期不良を検査するテスト装置に関するものであり、特にバーンインテスト用アダプタおよびバーンインテスト装置に関するものである。

[0002]

【従来の技術】

一般に半導体チップは、出荷前に初期不良や製造工程での不具合が発生していないことを確認した後、良品のみを出荷しており、この半導体チップの初期不良や製造工程での不具合の検査はバーンインテストと呼ばれるテストによって行われる。このバーンインテストでは、半導体チップを例えば125℃等の高温環境下に置き、半導体チップに電圧や信号を印加している。

[0003]

従来のバーンインテストは、半導体チップが形成されたウエハを半導体チップ ごとに切断し、この半導体チップを組み立て、半導体集積回路装置として仕上げ た後に行っている。そのため、各半導体集積回路装置を個別にバーンインテスト 用配線がなされたバーンインボードへ装着し、半導体集積回路装置の入力端子よ りバーンインテスト用入力波形を入力している。

[0004]

しかし、この従来のバーンインテストでは、半導体チップを半導体集積回路装置に実装した後に行っているので、不良と判定された半導体集積回路装置はその 実装工程およびその工程で使用される原材料に無駄が生じてしまう。

[0005]

そこで、特許文献1に記載のバーンインテストは、半導体チップが形成された ウエハを半導体チップごとに切断した後で、この半導体チップを半導体集積回路 装置に組み立てる前に行うようにしている。ここでのバーンインテストでは、ま ず、バーンインテスト用の基板(以下、サブ基板という)にバーンインテスト用 の配線とバーンインテスト用の端子を形成させている。そして、チップごとに切 断された半導体チップをサブ基板に複数搭載させ、バーンインテスト用の端子と 半導体チップのパッドとを電気的に接続させ、バーンインテストを行っている。 このようなバーンインテストによって半導体チップの良否判定をした後、半導体 チップが搭載された状態のサブ基板を半導体チップごとに切断して、良品と判定 されたサブ基板上の半導体チップのみをサブ基板とともにメイン基板に実装して 半導体集積回路装置として出荷している。

[0006]

【特許文献1】

特開平4-312943号公報(第3頁)

[0007]

【発明が解決しようとする課題】

上記特許文献1に記載の従来技術によれば、半導体チップをサブ基板に搭載させた状態でバーンインテストを実行し、その後サブ基板をチップごとに切断してメイン基板上に搭載しているので、各半導体チップはメイン基板上に搭載された後に良否判定をする必要がなく、半導体チップの良否判定作業効率が向上する。

[0008]

しかし、バーンインテスト後にサブ基板を切断するため、サブ基板の再利用が不可能であり、サブ基板上にテストを行う半導体チップごとにバーンインテスト用の配線やバーンインテスト用の端子を形成する必要があり、半導体チップを搭載させるサブ基板のコストが高くなるという問題があった。

[0009]

また、サブ基板切断時にサブ基板とともにサブ基板上の配線も切断するために、回転式ブレード等の基板切断装置の寿命を縮め、バーンインテストがコスト高になり、このため半導体チップを得るコストが高くなるという問題があった。

[0010]

また、1つのサブ基板に複数の半導体チップを搭載させてバーンインテストを 実行しているが、一度に測定する半導体チップの測定数を増やすためにはサブ基 板を大きくするしかないという問題があった。

[0011]

この発明は上記に鑑みてなされたものであって、半導体チップを得るコストを 低く抑え、一度に多数のチップをテストできるバーンインテスト用アダプタおよ びバーンインテスト装置を得ることを目的とする。

[0012]

【課題を解決するための手段】

上述した課題を解決し、目的を達成するために、本発明にかかるバーンインテスト用アダプタにあっては、バーンインテスト用の入力波形を入力する端子を備えた複数の半導体チップが配置されたアセンブリ用基板に対し着脱可能なバーンインテスト用アダプタであって、前記アセンブリ用基板に装着された時、前記アセンブリ用基板の各半導体チップの前記端子と接触するように配置される配線と、前記配線に接続され、前記配線へ前記入力波形を入力するためのバーンインテスト用端子とを備えることを特徴とする。

[0013]

この発明によれば、バーンインテスト用アダプタを設けることにより、アセンブリ用基板上にバーンインテスト用の配線やバーンインテスト用の端子を設けることなく半導体チップのバーンインテストを可能とする。また、バーンインテスト用の配線やバーンインテスト用の端子が形成されたバーンインテスト用アダプタは切断されないので、再利用することが可能となる。

[0014]

【発明の実施の形態】

以下、添付図面を参照して、この発明にかかるバーンインテスト用アダプタおよびバーンインテスト装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

[0015]

実施の形態1.

図1および図2に従ってこの発明の実施の形態1について説明する。図1はこの発明のバーンインテスト用アダプタの構成の概略を示す上面図であり、図2はこの発明のバーンインテスト用アダプタの構成の概略を示す側面図である。

[0016]

アセンブリ用基板10のおもて面(アセンブリ用基板10がバーンインテスト 用アダプタ20aと接続される側の面と反対の面)には複数の半導体チップ11 がアセンブリ用基板10と電気的に接続されて搭載されており、アセンブリ用基板10の裏面にはバーンインテスト用波形入力端子23が配置されている。このバーンインテスト用波形入力端子23と半導体チップ11はアセンブリ用基板10の裏面および内部に設けられた配線を介して電気的に接続された状態となっている。

[0017]

バーンインテスト用アダプタ20aは半導体チップを組み立てるための基板であるアセンブリ用基板10上に搭載された複数の半導体チップ11を測定するためのアダプタであり、バーンインテスト用アダプタ20aに対してアセンブリ用基板10は着脱可能な構成となっている。また、バーンインテスト用アダプタ20aのおもて面(バーンインテスト用アダプタ20aがアセンブリ用基板10と接続される側の面)は、バーンインテスト用端子21と、バーンインテスト用配線22とで構成されている。

[0018]

バーンインテスト用端子21は、図示しないバーンインテスト用の入力波形発生装置とバーンインテスト用アダプタ20aを電気的に接続するための端子である。

[0019]

バーンインテスト用配線22は、アセンブリ用基板10をこのバーンインテスト用アダプタ20aに装着したときに、図示しないバーンインテスト用の入力波形発生装置からの入力波形を、アセンブリ用基板10のバーンインテスト用波形入力端子23に伝播するためにバーンインテスト用アダプタ20a上に設けられた配線であり、バーンインテスト用端子21と複数のバーンインテスト用波形入力端子23を電気的に接続している。そして、バーンインテスト用端子から引き延ばされるバーンインテスト用配線22は、配線の途中で分岐して複数のバーンインテスト用波形入力端子23のそれぞれに対して個別に接続されるような構成となっている。

[0020]

図1では半導体チップ11上の1つのパッドにつながるバーンインテスト用波

形入力端子23とバーンインテスト用配線22を接続するため、バーンインテスト用波形入力端子23と接続するバーンインテスト用配線22は1本で構成されている。

[0021]

なお、ここでは半導体チップ11上のパッドが1つの場合について説明したが、半導体チップ11上の複数のパッドと電気的に接続させることもできる。この場合、バーンインテスト用波形入力端子23は複数本のバーンインテスト用配線22と電気的に接続させることが可能な構造になっており、バーンインテスト用配線22は上記複数のパッドと同数の本数で構成される。この複数本で構成されるバーンインテスト用配線22は、バーンインテスト用端子21から互いに接触しないように束となってバーンインテスト用波形入力端子23まで引き延ばされ、バーンインテスト用波形入力端子23へ入力される直前で複数の配線に分岐され、バーンインテスト用波形入力端子23と電気的に接続される。

[0022]

ここで、複数の半導体チップ11が例えば半導体チップ11a,11b,11 c,11d,·・・であり、複数のバーンインテスト用波形入力端子23が例えばバーンインテスト用波形入力端子23a,23b,23c,23d,・・・とすると、半導体チップ11とバーンインテスト用波形入力端子23は、半導体チップ11aとバーンインテスト用波形入力端子23a、半導体チップ11bとバーンインテスト用波形入力端子23b、半導体チップ11cとバーンインテスト用波形入力端子23c,・・・のように、それぞれ1対1で電気的に接続されるような構成としてアセンブリ用基板10に配置される。

[0023]

また、アセンブリ用基板10の裏面および内部にはバーンインテスト用波形入力端子23と半導体チップ11を接続させるための配線があり、バーンインテスト用アダプタ20aとアセンブリ用基板10を接続することにより、バーンインテスト用端子21、バーンインテスト用配線22,バーンインテスト用波形入力端子23,アセンブリ用基板10,半導体チップ11は電気的に接続されることとなる。

[0024]

このように、バーンインテスト用アダプタ20aを設けることにより、アセンブリ用基板10上にバーンインテスト用の配線やバーンインテスト用の端子を設けることなく、半導体チップ11のバーンインテストを可能としている。

[0025]

つぎに、この実施の形態1にかかるバーンインテスト用アダプタを使用したバーンインテスト方法について説明する。まず、複数の半導体チップ11が形成されたウエハを半導体チップ11ごとに切断し、この半導体チップ11をアセンブリ用基板10と電気的に接続するよう搭載させる。そして、この半導体チップ11が搭載されたアセンブリ用基板10とバーンインテスト用アダプタ20aを電気的に接続させる。

[0026]

つぎに、バーンインテスト用アダプタ20aを図示しないバーンインテスト用の入力波形発生装置に接続し、半導体チップ11を例えば125℃といった高温環境下にして、バーンインテスト用の入力波形発生装置からバーンインテスト用の入力波形を発生させる。バーンインテスト用入力波形発生装置で発生したバーインテスト用入力波形は、バーンインテスト用端子21、バーンインテスト用配線22、バーンインテスト用波形入力端子23を介して複数の半導体チップ11に入力される。このようにしてバーンインテスト用の入力波形が入力された半導体チップ11は所定時間この状態を保った後、バーンインテスト用アダプタ20aからアセンブリ用基板10を取り外す。ここで、このバーンインテスト用アダプタ20aは、アセンブリ用基板10と一体に形成されないので、切断されることがなく、再利用して次のバーンインテストに用いることができる。

[0027]

この後、アセンブリ用基板10が半導体チップ11ごとに分離されるよう切断する。ここで、アセンブリ用基板10にはバーンインテスト用配線22はないので、アセンブリ用基板10の切断時に金属配線を切断する必要はない。最後に、アセンブリ用基板10がチップごとに分離されるよう切断し、初期不良を検出するため後のテストにおいてチップごとに良否が判定され、良品と判定されたもの

だけが次工程へ進められ、実装されることになる。

[0028]

このように実施の形態1によれば、バーンインテスト用配線22やバーンインテスト用端子21を備えた構成のバーンインテスト用アダプタ20aとしたので、アセンブリ用基板10にバーンインテスト用の配線やバーンインテスト用の端子を形成する必要がなくなり、コスト低減につながるという効果を有する。

[0029]

また、バーンインテスト用アダプタ20aを再利用することができるため、バーンインテストのコスト削減を可能とする。さらに、バーンインテスト用アダプタ上のバーンインテスト用配線22を切断する必要がないので、切断に用いる回転式ブレード等の基板切断装置の寿命を縮めることはない。

[0030]

したがって、バーンインテスト用アダプタ20aを用いることによって、低コストでテストできるバーンインテスト装置を得ることが可能となる。

[0031]

実施の形態2.

図3に従ってこの発明の実施の形態2について説明する。この実施の形態2においては、バーンインテスト時に印加可能な入力信号数を増加させるための回路をバーンインテスト用アダプタ上にさらに設けることを特徴とする。

[0032]

図3はこの発明のバーンインテスト用アダプタ20bの構成を示す概略図である。図3の各構成要素のうち図1に示す実施の形態1のバーンインテスト用アダプタ20aと同一の機能を達する構成要素については同一番号を付しており重複する説明は省略する。

[0033]

バーンインテスト用アダプタ20bは複数のバーンインテスト用入力波形発生 回路24と、バーンインテスト用配線22と、バーンインテスト用端子21で構成されており、バーンインテスト用入力波形発生回路24は、例えば1つのバーンインテスト用の入力波形を発生させ るものである。

[0034]

バーンインテスト用入力波形発生回路24は、バーンインテスト用アダプタ20bにアセンブリ用基板10が装着された時に、バーンインテスト用波形入力端子23の近傍でバーンインテスト用波形入力端子23と電気的に接続されるような位置でバーンインテスト用アダプタ20b上に配置されており、バーンインテスト用アダプタ20b上に配置することが可能な半導体チップ11の数と同じ数だけ配置されている。これにより、バーンインテスト用入力波形発生回路24は、それぞれの半導体チップに対してバーンインテスト用の入力波形を発生させることが可能となる。

[0035]

一般に、半導体チップ11のバーンインテストにおいて複数のパッドを用いる場合、そのパッド数と同数の配線数を必要とし、それぞれの配線に対してそれぞれ適当な入力波形を入力する必要がある事が知られている。この実施の形態2においては例えば1本のバーンインテスト用配線22を、バーンインテスト用入力波形発生回路24によって複数の配線に分岐させている。

[0036]

ここで、例えば1つのバーンインテスト用の入力波形が、バーンインテスト用端子21とバーンインテスト用配線22を介してバーンインテスト用入力波形発生回路24に送られた場合、バーンインテスト用入力波形発生回路24はこの1つの入力波形を複数の配線に分岐してバーンインテスト用波形入力端子23内の複数端子へ出力し、半導体チップ11へ入力することが可能となる。また、分岐後の配線に対しては各配線に対して複数種類の波形を出力させることも可能である。

[0037]

このように、例えば1本のバーンインテスト用配線22をバーンインテスト用入力波形発生回路24によって複数の配線に分岐させた後、バーンインテスト用波形入力端子23を介して各配線と半導体チップ11の有する複数のパッドを電気的に接続する方が、バーンインテスト用端子21から複数本のバーンインテス

ト用配線22を引き延ばし、各配線と半導体チップ11の有する複数のパッドを電気的に接続するよりもバーンインテスト用配線22の配線構造が簡略化される。また、バーンインテスト用配線22が簡略化されるとバーンインテスト用端子21の数を減らすことも容易になる。

[0038]

つぎに、この実施の形態2にかかるバーンインテスト用アダプタを使用したバーンインテスト方法について説明する。図示しないバーンインテスト用入力波形発生装置からのバーンインテスト用の入力波形は、バーンインテスト用端子21を介してバーンインテスト用配線22に送られ、この入力波形はこのバーンインテスト用配線22により複数のバーンインテスト用入力波形発生回路24に送られる。ここで、バーンインテスト用入力波形発生回路24は、前述の入力波形を所望の配線数に応じて分岐させ、さらに複数種類の波形に変換し、それぞれの半導体チップ11に入力させる。

[0039]

このように実施の形態2によれば、バーンインテスト用入力波形発生回路24を設けたことにより、バーンインテスト用アダプタ20b内の配線数を減らすことがバーンインテスト用端子21を減らすことが可能となるため、バーンインテスト用アダプタ20bの構造が単純になりその作成も容易となる。

[0040]

実施の形態 3.

図4に従ってこの発明の実施の形態3について説明する。この実施の形態3においては、バーンインテスト用アダプタが複数の場合であっても1度にバーンインテストの実施を可能とするバーンインボードをさらに設けることを特徴とする

[0041]

図4はこの発明のバーンインテスト装置の構成を示す概略図である。図4の各構成要素のうち図1および図2に示す実施の形態1のバーンインテスト用アダプタ20a等と同一の機能を達する構成要素については同一番号を付しており重複する説明は省略する。

[0042]

この実施の形態3にかかるバーンインテスト装置はアセンブリ用基板10を装着することが可能なバーンインテスト用アダプタ20aとバーンインボード30で構成されている。

[0043]

バーンインテスト用アダプタ20aは実施の形態1のものと同様の構成をしており、この図4ではアセンブリ用基板10がバーンインテスト用アダプタ20aに装着された状態であり、1~複数個用意されている。ここで、アセンブリ用基板10とバーンインテスト用アダプタ20aは、バーンインテスト用配線22とバーンインテスト用波形入力端子23が電気的に接続されるような位置で、例えばバネを用いたハサミ等の固定手段により固定される。

[0044]

バーンインテスト用アダプタ20a上のバーンインテスト用端子21は、バーンインボード30との接続を容易にするため、図1に示されるようにバーンインテスト用アダプタ20aの最外周部分の一部に配置されており、バーンインテスト用アダプタ20a上に複数配置することも可能である。

[0045]

バーンインボード30は、図示しないバーンインテスト用波形発生装置からの入力波形をバーンインテスト用アダプタ20aに送るためのボードであり、バーンインボード30上のソケット31はバーンインテスト用アダプタ20a内のバーンインテスト用端子21をバーンインボード30に電気的に接続させるとともにバーンインテスト用アダプタ20aをバーンインボード30に固定させるためのものである。なお、ソケット31は複数個でもよく、この場合はバーンインボード30上に複数個のバーンインテスト用アダプタ20aを装着させることが可能となる。バーンインテスト用アダプタ20aとバーンインボード30とは、バーンインテスト用アダプタ20a内のバーンインテスト用端子21をバーンインボード30上のソケット31に挿入することによって行われ、このような挿入によってバーンインテスト用端子21とソケット31は電気的に接続されることとなる。

[0046]

アセンブリ用基板10を装着したバーンインテスト用アダプタ20aは1~複数個で構成され、バーンインテスト用アダプタ20aとバーンインボード30は、バーンインボード30の上面に対してバーンインテスト用アダプタ20aを垂直に立てた状態で3次元的に接続されている。

[0047]

このように、バーンインボード30上へのバーンインテスト用アダプタ20aの装着は、アセンブリ用基板と接続されたバーンインテスト用アダプタ20aの最外周部分に設けたバーンインテスト用端子21を用いて3次元的に行うことが可能となる。

[0048]

つぎに、この実施の形態3にかかるバーンインテスト装置を使用したバーンインテスト方法について説明する。半導体チップ11をアセンブリ用基板10と電気的に接続するよう搭載させる。そして、この半導体チップ11が搭載されたアセンブリ用基板10とバーンインテスト用アダプタ20aを電気的に接続させる

[0049]

半導体チップ11を装着したバーンインテスト用アダプタ20aとバーンインボード30を電気的に接続させるため、バーンインテスト用アダプタ20aのバーンインテスト用端子21をバーンインボード30上のソケット31に装着する

[0050]

次に、バーンインボード30を図示しないバーンインテスト用の入力波形発生装置に接続し、半導体チップ11を例えば125℃といった高温環境下にして図示しないバーンインテスト用の入力波形発生装置からバーンインテスト用の入力波形を発生させる。バーンインテスト用入力波形発生装置からのバーインテスト用入力波形は、バーンインボード30上に施された配線を通って、ソケット31、バーンインテスト用端子21、バーンインテスト用配線22、バーンインテスト用波形入力端子23を介して複数の半導体チップ11に入力される。

[0051]

このようにしてバーンインテスト用の入力波形が入力された半導体チップ11 は、所定時間この状態を保った後、バーンインテスト用アダプタ20aから半導体チップ11と接続した状態のアセンブリ用基板10を取り外す。最後にアセンブリ用基板10がチップごとに分離されるよう切断し、後のテストにおいてチップごとに良否が判定され、良品と判定されたものだけが次工程へ進められ、実装されることになる。

[0052]

なお、この実施の形態3においては、実施の形態1のバーンインテスト用アダプタ20aを用いて説明したが、実施の形態2のバーンインテスト用アダプタ20bを用いても良い。

[0053]

このように実施の形態3によれば、バーンインテスト用アダプタ20aの最外 周部分にバーンインテスト用端子21を設け、バーンインテスト装置にバーンイ ンボード30を備えているため、バーンインテスト用アダプタ20aの装着は3 次元的に行うことができ、小スペースで一度に行えるバーンインテストの測定チップ数が増加する。

[0054]

また、バーンインテストを実施した後、半導体チップ11をアセンブリ用基板 10から取り外す必要がないため、作業工程を減らすことが可能となる。

[0055]

また、半導体チップ11を半導体集積回路装置に実装する前に半導体チップ1 1のバーンインテストが可能となるため、実装前の半導体チップ11の良品と不 良品を選別することが可能となる。これにより、良品のみを実装して不良品を実 装する必要がなくなるので、半導体集積回路装置の製造コスト削減につながる。

[0056]

【発明の効果】

以上説明したとおり、この発明によれば、アセンブリ用基板にバーンインテスト用の配線やバーンインテスト用の端子を形成する必要がなくなり、バーンイン

テスト用アダプタ上のバーンインテスト用配線を切断する必要がなくなるため、 アセンブリ用基板の切断に用いる基板切断装置の寿命を縮めることはない。 さら に、バーンインテスト用アダプタを再利用することができるため、低コストでテ ストできるバーンインテスト装置を得ることが可能になるという効果を奏する。

【図面の簡単な説明】

- 【図1】 この発明のバーンインテスト用アダプタの構成を示す図である。
- 【図2】 この発明の実施の形態1にかかるバーンインテスト用アダプタの構成を示す図である。
- 【図3】 この発明の実施の形態2にかかるバーンインテスト用アダプタの 構成を示す図である。
- 【図4】 この発明の実施の形態3にかかるバーンインテスト装置の構成を示す図である。


【符号の説明】

10 アセンブリ用基板、11a,11b,11c,11d 半導体チップ、20a,20b バーンインテスト用アダプタ、21 バーンインテスト用端子、22 バーンインテスト用配線、23 バーンインテスト用波形入力端子、24a,24b,24c,24d バーンインテスト用入力波形発生回路、30バーンインボード、31 ソケット。


【書類名】

図面


【図1】




【図2】



【図3】



【図4】



【書類名】 要約書

【要約】

【課題】 半導体チップを得るコストを低く抑え、一度に多数のチップをテストできるバーンインテスト用アダプタおよびバーンインテスト装置を得ること。

【解決手段】 バーンインテスト用の入力波形を入力する端子23を備えた複数の半導体チップ11が配置されたアセンブリ用基板10に対し着脱可能なバーンインテスト用アダプタ20aであって、アセンブリ用基板10に装着された時、アセンブリ用基板10の各半導体チップ11の端子23と接触するように配置される配線22と、配線22に接続され、配線22へ入力波形を入力するためのバーンインテスト用端子21とを備える。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社